PATENT ABSTRACTS OF JAPAN

(11)Publication number:

08-149000

(43) Date of publication of application: 07.06.1996

(51)Int.CI.

H03L 7/10

H03L 7/18

HO4N 5/06

HO4N 5/12

(21)Application number: 06-285576

(71)Applicant: FUJITSU GENERAL LTD

(22)Date of filing:


18.11.1994

(72)Inventor: IGARASHI TAKAYUKI

(54) PLL CIRCUIT

(57)Abstract:

PURPOSE: To prevent locking from being released by selecting other VCO before locking of a VCO is released in the broad band use PLL circuit adopting a system where any of plural VCOs is selected. CONSTITUTION: A phase comparator 2 compares a phase of an external signal from a terminal 1 with a phase of a comparison signal from an N/M counter 8, a phase difference signal is given to an LPF 3, in which an undesired frequency component is filtered. A signal from the LPF is fed to a VCO 5b via a switch 4, in which a clock signal with a frequency in response to a signal voltage is oscillated and outputted from a terminal 7 via a switch 6, and simultaneously the signal is given to the N/M counter, where the signal is multiplied or frequency-divided and the resulting signal is fed back to the phase comparator. A signal from the LPF is fed to voltage comparators 9, 10, the voltage comparator 9 compares the signal with a lower limit voltage E1 at which locking is not released, and the voltage comparator 10 compares the signal with an upper limit voltage E2 respectively and the comparators 9, 10 provide respectively signals S1, S3 and they are given to a CPU 11. The CPU 11 selects a VCO 5a or 5b based on the signals when a control voltage reaches a lower limit voltage or an upper limit voltage.



(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平8-149000

(43)公開日 平成8年(1996)6月7日


(51) Int.Cl.8		識別記号	庁内整理番号	FΙ							技術表示箇所
H03L	7/10										
	7/18										
H 0 4 N	5/06	Z									
				н	0 3 L	7/ 10				Z	
						7/ 18				E	
			審查請求	未請求	請求項	(の数8	OL	(全	5	頁)	最終頁に続く
(21)出願番号		特顧平6-285576	(71)	出願人	000006	611					
					株式会社富士通ゼネラル						
(22)出顧日		平成6年(1994)11月	神奈川県川崎市高津区未長1116番地				1116番地				
			(72)	発明者	五十嵐	孝之					
						川崎市	高津区	末長1	110	6番地	株式会社富士
						通ゼネ	ラル内				
				<u> </u>							

(54) 【発明の名称】 PLL回路

(57)【要約】

【目的】 複数のVCOを切換える方式の広帯域用PL L回路において、VCOのロックが外れる前に他のVC Oに切換えてロック外れのないようにする。

【構成】 位相比較器2で端子1よりの外部信号とN/Mカウンタ8よりの比較信号の位相を比較し、位相差の信号をLPF3に入力し、不要周波数成分を濾波する。LPFよりの信号をスイッチ4を介してVCO5bに印加し、信号電圧に応じた周波数のクロックを発振し、スイッチ6を介して端子7より出力し、同時にN/Mカウンタに入力して逓倍/分周し、前記位相比較器に帰還する。LPFよりの信号を電圧比較器9、10に印加し、電圧比較器9でロックの外れない下限電圧E1と、電圧比較器10で上限電圧E2とそれぞれ比較しそれぞれ信号S1、S2を出力しCPUに入力する。CPUはこれらの信号に基づいて、制御電圧が下限電圧若しくは上限電圧になった場合、VCO5aあるいは5cに切換える。



1

【特許請求の範囲】

【請求項1】 外部よりの基準信号および内部の比較信 号の位相を比較し位相差の信号を出力する位相比較器 と、位相比較器よりの信号を入力し不要周波数成分を濾 波する低域フィルタと、複数設けられ前記低域フィルタ よりの信号の電圧に対応する周波数のクロックをそれぞ れ発振する電圧制御発振回路と、複数の電圧制御発振回 路を切換えるスイッチと、電圧制御発振回路よりのクロ ックを分周し前記位相比較器に入力する分周器と、前記 低域フィルタよりの信号を第1基準電圧と比較し第1基 10 準電圧より低い場合にHレベルの信号を出力する第1電 圧比較器と、前記低域フィルタよりの信号を第2基準電 圧と比較し第2基準電圧より高い場合にHレベルの信号 を出力する第2電圧比較器と、第1電圧比較器よりの信 号および第2電圧比較器よりの信号に基づいて演算し、 演算による信号にて前記スイッチを切換えるCPUとか ら構成したPLL回路。

【請求項2】 前記第1基準電圧はロックの外れない下限として設定した電圧であり、第2基準電圧はロックの外れない上限として設定した電圧である請求項1記載の 20 PLL回路。

【請求項3】 周波数を通倍する通倍器と、周波数を分 周する分周器とを設け、前記電圧制御発振回路よりの信 号を通倍および分周し、前記位相比較器に入力するよう にしてなる請求項1または請求項2記載のPLL回路。

【請求項4】 前記複数の電圧制御発振回路は、同一制 御電圧にてそれぞれ異なる周波数のクロックを発振するように構成してなる請求項1、請求項2または請求項3 記載のPLL回路。

【請求項5】 前記複数の電圧制御発振回路は、同一制 30 御電圧にてそれぞれ異なる周波数のクロックを発振し、かつ、互いにロックレンジがオーバーラップするように 構成してなる請求項1、請求項2、請求項3または請求項4記載のPLL回路。

【請求項6】 前記複数の電圧制御発振回路は、ロックの下限の電圧およびロックの上限の電圧がそれぞれ略同一の電圧になるように構成してなる請求項1、請求項2、請求項3、請求項4または請求項5記載のPLL回路。

【請求項7】 前記電圧制御発振回路を3回路設けて構成した請求項1、請求項2、請求項3、請求項4、請求項5または請求項6記載のPLL回路。

【請求項8】 前記スイッチを連動する第1スイッチおよび第2スイッチで構成し、第1スイッチで前記複数の電圧制御発振回路の入力側を切換えて前記低域フィルタよりの信号を入力し、第2スイッチで複数の電圧制御発振回路の出力側を切換えるようにした請求項1、請求項2、請求項3、請求項4、請求項5、請求項6または請求項7記載のPLL回路。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明はPLL(phase locked loop = 位相同期)回路に係り、VCO(voltage controlled oscillator = 電圧制御発振回路)を複数設け、これらを切換えることにより広いロックレンジを得るものに関する。

[0002]

【従来の技術】映像信号をディジタル処理するには映像 信号に同期したクロックが必要である。クロックの生成 にはPLL回路が多用されるが、入力信号の広い周波数 範囲でロックさせるためには周波数可変範囲の広いVC 〇が必要である。しかし、VCOの周波数可変範囲を広 くすることは周波数安定度が低下するという問題がある ため、発振周波数の異なるVCOを複数設け、これらを 切換えてロックレンジを広げる方法が用いられる。 図3 は従来のこのような目的のPLL回路の一例である。と の回路では、位相比較器2に端子1よりの水平同期信号 を基準信号として印加し、N/M(逓倍/分周)カウン タ8よりの比較信号との位相を比較し、位相差に応じた 差信号電圧を出力し、この差信号電圧をLPF (low pa ss filter=低域フィルタ) 3で積分し、スイッチ4を 介してVCO5a、5bまたは5cに印加して発振周波数を制 御し、とのVCOの出力をN/Mカウンタ8で逓倍/分 周して比較信号とし、前記位相比較器2に帰還すること により、端子1よりの基準信号に同期したクロックを出 力するようにしている。

【0003】VCO5a、5bまたは5cの切換えは、CPU (中央演算回路) 21よりの信号でスイッチ4 およびスイ ッチ5を連動させて切換えることによって行うもので、 例えば、VCOの発振周波数がVCO56を中心として、 VCO5aが周波数の高い領域用、VCO5cが低い領域用 の場合、最初はスイッチ4および6をそれぞれb側に切 換えてVCO5bを作動させ、図4に示すように位相比較 器2よりのロック検出信号f2がしレベル(ロック状態) からHレベル(位相進みによるロック外れ)になった場 合にスイッチ4および6をa側に切換えてVCO5aを作 動させ、また、ロック検出信号行がLレベル(ロック状 態) からHレベル(位相遅れによるロック外れ)になっ た場合にスイッチ4 および6をc側に切換えてVCO5c を作動させるようにしている。これによって、入力され る信号が3つのVCOのロックレンジ以内にあればこの 信号に同期したクロックを安定に得られるのであるが、 CPU21はロックが外れてからVCOを切換えるため、 切換え時に一時的に同期が外れ、画面が乱れるという問 題がある。

[0004]

【発明が解決しようとする課題】本発明はこのような点に鑑み、複数のVCOをロック外れなしに切換えるようにし、VCOの切換えによる画面の乱れをなくすること 50 にある。

3

[0005]

【課題を解決するための手段】本発明は上述の課題を解 決するため、外部よりの基準信号および内部の比較信号 の位相を比較し位相差の信号を出力する位相比較器と、 位相比較器よりの信号の不要周波数成分を濾波する低域 フィルタ(LPF)と、複数設けられ前記低域フィルタ よりの信号電圧に対応する周波数のクロックをそれぞれ 発振する電圧制御発振回路と、複数の電圧制御発振回路 を切換えるスイッチと、電圧制御発振回路よりの信号を 分周し前記位相比較器に入力する分周器と、前記低域フ ィルタよりの信号をロックの外れない下限として設定し た電圧と比較し低い場合にHレベルの信号を出力する第 1電圧比較器と、前記低域フィルタよりの信号をロック の外れない上限として設定した電圧と比較し高い場合に Hレベルの信号を出力する第2電圧比較器と、第1電圧 比較器よりの信号および第2電圧比較器よりの信号に基 づいて演算し、演算による信号にて前記スイッチを切換 えるCPUとから構成したPLL回路を提供するもので ある。

[0006]

【作用】以上のように構成したので、本発明によるPLL回路においては、複数のVCOを、同じ制御電圧で互いに異なる周波数のクロックを発振し、かつ、ロックレンジが互いにオーバーラップするように設定する。電圧比較器を2つ設け、LPFよりの信号電圧をロックの外れない下限電圧、およびロックの外れない上限電圧とそれぞれ比較し、比較に基づく信号をCPUに印加し、動作中のVCOの発振周波数がロックの外れない下限以下か、若しくはロックの外れない上限以上かに応じてスイッチの切換えを行い、VCOを切換える。

[0007]

【実施例】以下、図面に基づいて本発明によるPLL回路の実施例を詳細に説明する。図1は本発明によるPLL回路の一実施例の要部ブロック図である。図において、1は入力端子で、基準となる水平同期信号(H-sync)等を入力する。2は位相比較器で入力端子1よりの基準信号とN/Mカウンタ(逓倍/分周器)8よりの比較信号の位相を比較し、位相差に応じた差信号電圧、およびロック検出信号行、行きそれぞれ出力する。このロック検出信号行、行2は、ロックしている間は共に「L」レベルであり、比較信号の位相が基準信号に対して進み、ロックが外れた場合に行が「H」レベルとなり、比較信号の位相が基準信号より遅れてロックが外れた場合に行が「H」レベルとなる。

【0008】3はLPFで、位相比較器2よりの差信号電圧の不要周波数成分を濾波する。4はスイッチで、LPF3よりの信号電圧をVCO5a、VCO5bまたはVCO5cに切換えて入力する。VCO5a、VCO5bおよびVCO5cは、それぞれLPF3よりの信号電圧に応じた周波数のクロックを発振する電圧制御発振回路で、同じ信50

号電圧にてそれぞれ異なる周波数のクロックを発振し、ロックレンジが互いにオーバーラップするように中心周波数を設定する。6はスイッチで、スイッチ4と連動し、VCOSa、VCOSbまたはVCOScの出力を切換え、端子7より出力する。

【0009】N/Mカウンタ8は、スイッチ6よりのク

ロックを、入力端子1よりの水平同期信号の周波数にな るように逓倍/分周して比較信号とし、前記位相比較器 2に帰還する。9は電圧比較器で、LPF3よりの信号 電圧を、VCO5a、VCO5bおよびVCO5cの何れでも ロックが外れないロックの下限電圧E1と比較し、下限電 圧E1以下の場合に「H」レベルの信号S1を出力する。10 は電圧比較器で、LPF3よりの信号電圧を、VCO5 a VCO5bおよびVCO5cの何れでもロックが外れな いロック上限電圧E2と比較し、上限電圧E2以上の場合に 「H」レベルの信号S2を出力する。11はCPUで、電圧 比較器9よりの信号S1および電圧比較器10よりの信号S2 を入力し、信号S1および信号S2が共に「L」レベルの場 合はスイッチ4 および6をb側に固定する信号を出力 20 し、信号S1が「L」レベルで、かつ信号S2が「H」レベ ルの場合にスイッチ4および6をa側に切換える信号を 出力し、信号S1が「H」レベルで、かつ信号S2が「L」 レベルの場合にスイッチ4 および6を c側に切換える信 号を出力する。なお、CPU11は、位相比較器2よりの ロック検出信号f1が「H」レベルとなった場合は比較信 号の位相遅れによるロック外れ、また、ロック検出信号 f2が「H」レベルとなった場合は比較信号の位相進みに よるロック外れであることを判別する。

【0010】次に、本発明によるPLL回路の動作を説 30 明する。位相比較器2は、入力端子1よりの水平同期信 号(基準信号)とN/Mカウンタ8よりの比較信号の位 相を比較し、位相差に応じた差信号電圧、およびロック 検出信号をそれぞれ出力する。差信号電圧はLPF3に て不要周波数成分が濾波され、スイッチ4を介してVC O5bに印加される。VCO5bはLPF3よりの信号電圧 に応じた周波数のクロックを発振し、スイッチ6を介し て端子7より出力する。VCO5bよりのクロックはN/ Mカウンタ8に入力し、端子1よりの基準信号の周波数 となるようにN倍に逓倍し、M分の1に分周し、位相比 較器2に帰還される。VCO5a、VCO5bおよびVCO 5cは、例えば、制御電圧が図2(ロ)に示す中心電圧に て発振周波数がそれぞれ異なり、ロックの外れない下限 の制御電圧臼、およびロックの外れない上限の制御電圧 E2がそれぞれ略同一で、かつ、ロックレンジ(図の制御 電圧E1~E2)が上下で3個のVCO間で互いにオーバー ラップするように設定する。なお、図1の例ではVCO を3個設けているが、処理しなければならない水平同期 信号の安定度に応じてVCOを2個設ける、あるいは4 個以上設けるようにしてもよい。


50 【0011】電圧比較器9および電圧比較器10にはLP

F3よりの信号電圧が印加される。電圧比較器9は、この信号電圧をロックの外れない下限として設定した電圧 E1と比較し、信号電圧が電圧E1より低い場合に「H」レベルの信号S1を出力し、電圧比較器10は、信号電圧をロックの外れない上限として設定した電圧E2と比較し、電圧E2より高い場合に「H」レベルの信号S2を出力し、それぞれ前記CPU11に入力する。

【0012】CPU11はこれらの信号に基づいて演算す る。すなわち、前記信号S1、信号S2が共に「L」レベル の場合はスイッチ4および6をb側に固定する信号を出 10 力し、信号S1が「L」レベル、信号S2が「H」レベルの 場合にスイッチ4 および6 をa側に切換える信号を出力 する。これは、端子1よりの水平同期信号の周波数が高 い方に移動し、VCO5bに印加されるLPF3よりの電 圧が電圧E2以上に上昇し、これにより、VCO5bの発振 周波数が図の(ロ)の上側の「切換え領域」に入ってい るためで、スイッチ4 および6 がa側に切換わることに より、前記VCOSbより高い周波数を発振するように設 定されているVCO 5aに切換え(矢印A)、これにより ロック外れを回避する。また、信号S1が「H」レベル で、かつ信号S2が「L」レベルの場合、スイッチ4およ び6を c 側に切換える信号を出力する。 これは、端子1 よりの水平同期信号の周波数が低い方に移動し、これに より、VCOSbに印加されるLPF3よりの電圧が電圧 E1以下に低下し、VCO5bの発振周波数が図の(ロ)の 下側の「切換え領域」に入っているためで、スイッチ4 および6がc側に切換わる(矢印B) ことにより、前記 VCO5bより低い周波数を発振するように設定されてい るVCO5cに切換わり、ロックを保持する。

[0013]

【図1】



* 【発明の効果】以上に説明したように、本発明によるP LL回路によれば、外部よりの水平同期信号の周波数が 中心値から上下に動いてVCOの制御電圧が変動し、P LLがロックレンジから外れそうになった場合、ロック が外れる前に他のVCOに切換わるのでロック外れが生 じない。従って、このPLL回路で生成されたクロック を使用する装置では、水平同期信号の周波数変動の大き い映像信号を処理する場合にもロック外れで画面が乱れ ることがない。

10 【図面の簡単な説明】

【図1】本発明によるPLL回路の一実施例の要部ブロック図である。

【図2】 VCOの切換えを説明するための図である。


【図3】従来のPLL回路の一例の要部ブロック図であ ろ.

【図4】従来のPLL回路におけるVCOの切換えを説明するための図である。

【符号の説明】

- 1 基準信号入力端子
- 20 2 位相比較器
 - 3 LPF
 - 4 スイッチ
 - 5 VCO
 - 6 スイッチ
 - 8 N/M (逓倍/分周) カウンタ
 - 9 電圧比較器
 - 10 電圧比較器
 - 11 CPU
 - E1 ロックの外れない下限電圧
- *30 E2 ロックの外れない上限電圧

【図3】




【図4】

	fl	<i>f2</i>
ロック状態	L	L
ロック外れ(造み)	L	B
〃 (遅れ)	Ħ	L

[図2]

(1)

	Si	S2	vco
切换之領域	L	Ħ	5a
ロック状態	L	L	5b
切換之價域	H	L	5c



フロントページの続き

(51)Int.Cl.⁶ H O 4 N 5/12 識別記号 庁内整理番号 A FΙ

技術表示箇所